# BEST AVAILABLE COPY

CLIPPEDIMAGE= JP402041542A

PAT-NO: JP402041542A

DOCUMENT-IDENTIFIER: JP 02041542 A

TITLE: BUS ABNORMALITY DETECTION PROCESSING SYSTEM FOR

COMMUNICATION PROCESSOR

PUBN-DATE: February 9, 1990

INVENTOR-INFORMATION:

NAME

KANDA, MAKOTO

TAKIZAWA, HIROSHI

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP63193272

APPL-DATE: August 2, 1988

INT-CL (IPC): G06F013/00

#### ABSTRACT:

PURPOSE: To prevent erroneous data from being transmitted to a host device by

stopping immediately driving of a data transfer processor for executing a data

transfer processing between a local bus and a system bus, when a

abnormality detecting circuit has detected an abnormal state.

CONSTITUTION: When one of local bus abnormality detecting circuits 15, 25 and a

system bus abnormality detecting circuit 35 has detected an abnormal state,

data transfer processor stopping circuits 16, 26 stops immediately driving of

the corresponding data transfer processors 14, 24. In such a way, when

abnormality has been generated in a bus, driving of the data transfer processor

is stopped immediately in accordance with a hardware, therefore, it does not

occur that erroneous data is transferred. In such a way, erroneous data is not

transmitted to a host device.

COPYRIGHT: (C) 1990, JPO& Japio

07/14/2002, EAST Version: 1.02.0008

## 19 日本国特許庁(JP)

① 特許出願公開

## @ 公 關 特 許 公 報 (A) 平2-41542

⑤Int. Cl. ⁵

識別記号

庁内築理番号

每公開 平成2年(1990)2月9日

G 06 F 13/00

351 M

7737

審査請求 未請求 請求項の数 1 (全7頁)

**図発明の名称** 通信プロセッサのパス異常検出処理方式

②特 頭 昭63-193272

②出 願 昭63(1988)8月2日

@発明者神田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 滝 沢

洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 森 田 寛 外2名

明細包

#### 1. 発明の名称

過信プロセッサのバス顕常校出処理方式

## 2. 特許齢求の短囲

低遠回線(3)を介して下位装置(2)からのデータを受信処理する受信データユニット(10)により受信されたデータを高遠回線(5)を介して上位装置(4)に送信処理する送信データユニット(20)と、上配受信データユニット(10)から上記送信データユニット(20)へのデータの受け寂しを実行する主データユニット(30)とからなる過信プロセッサ(1)において、

上記受信データユニット(10)及び上記送信データユニット(20)が励えるローカルバス(13.23)上のデータの異常状態をそれぞれ検出するローカルバス器な検出回路(15.25)と、

上記主アータユニット(30)が仰えるシステムバス(33)上のデータの異常状態を検出するシステム

バス異常検出回路(35)と、

上記ローカルバス異常校出回路(15.25)及び上配システムバス異常校出回路(35)の内の1つのバス異常校出回路が製帛状態を校出したときに、ローカルバス(13.23)とシステムバス(33)との間のデータ伝送処理を実行するデータ伝送処理装置(14.24)の駆励を直ちに停止させるデータ伝送処理装置停止回路(16.26)とを傍えたことを、

特徴とする通信プロセッサのバス異常校出処理 方式。

## 3. 発明の詳細な説明、

## (奴娶)

下位装配から収集したデータ愉報を上位装置へ と伝送する過信プロセッサのバス異常検出処理方 式に関し、

過信プロセッサのバス上のデータに異常がある ときに、上位装置に誤ったデータが送信されない ようにすることを目的とし、

下位装置からのデータを受信処理する受信デー

#### 〔産業上の利用分野〕

本発明は、下位装置から収集したデータ情報を 上位装置へと伝送する通信プロセッサのバス異常 検出処理方式に関するものである。

通信プロセッサは、低速回線を介して多数の下

セッサでは、従来、パリティチェックやECCエラーチェック等により、送受信データユニットや主データユニットのバス上のデータの異常を検出したときには、割り込み信号であるNMI信号を使って、送受信データユニットや主データユニットのCPUに対してその旨を通知するよう処理していた。そして、この異常検出通知を受け取ると、CPUは、プログラムによりバス異常の原因解析を実行するとともに、対応処理を実行するという方式を保っていたのである。

## (発明が解決しようとする誤題)

しかしながら、このような従来技術によるならば、CPUがDMAのデータ伝送終了後にバス異常の解析対応処理に入ることから、送信データユニットから上位装置に対して、誤ったデータが送信されてしまうという恐れがあった。しかも、CPUがバス異常の原因解析をしている間に、プログラムやソースコードの破壊等といったような重大な損害をシステムに対して与えてしまうという

位装置からデータを収集するとともに、この収集したデータを組み直して、高速回線を介して上位装置に送信するよう処理することになる。このような処理を実行する通信プロセッサでは、誤ったデータが上位装置に送信されないようにする機能を具備させていく必要があるとともに、この機能の実行に際して、本来の処理であるデータの高速がある。

#### 〔従来の技術〕

通信プロセッサは、自らの処理の実行のために、下位装置からのデータを受信処理する受信データユニットと、この受信されたデータを上位装置に送信処理する送信データユニットと、受信データユニットから送信データユニットへのデータの受け渡しを実行する主データユニットとを備えるよう構成するとともに、これらのユニット間でのデータ転送をDMAを使って実行するという構成をとることになる。このように構成される通信プロ

可能性もあったのである。

本発明はかかる事的に貼みてなされたものであって、通信プロセッサのバス上のデータに異常があるときに、上位装置に対して誤ったデータが送信されないようにするとともに、システムに対して重大な損害を与えることのない通信プロセッサのバス異常検出処理方式の提供を目的とするものである。

#### 〔課題を解決するための手段〕

第1図は本発明の原理構成図である。

図中、1は通信プロセッサであって、低速回線を介して多数の下位装置からデータ情報を収集するとともに、収集したデータ情報を組み直して、高速回線を介して上位装置に送信するよう処理するもの、2は下位装置、3は通信プロセッサ1と下位装置2とを結ぶ低速回線、4は上位装置、5は通信プロセッサ1と上位装置4とを結ぶ高速回線である。通信プロセッサ1は、受信データユニット10と、送信データユニット10と、送信データユニット20と、

タユニット30とから椴成される。受信データユ ニット10は、下位装置2から送られてくるデー タを受信し、送信データユニット20は、受信デ ータユニット10の受信したデータを高遠回線用 に組み直して上位装置4に送信し、主データユニ ット30は、受信データユニット10から送信デ ータユニット20へのデータの受け寂しを実行す る。11、12、13、14、15、16は、そ れぞれ受信データユニットトリの聞えるローカル CPU、ローカルRAM、ローカルバス、データ 伝送処理装置、ローカルバス異常校出回路、デー 夕妘送処理装冠停止回路である。このデータ妘送 処理装置14は、ローカルバス13と主データユ ニット30の倒えるシステムパス33との間のデ ータ伝送処理を実行し、ローカルバス異常検出国 路15は、ローカルバス13上のデータの異常を 検出し、データ伝送処理装置停止回路 1 6 は、デ -夕伝送処理装冠14の駆動を停止する処理を実 行する。21、22、23、24、25、26は、 それぞれ送信データユニット20の値えるローカ

夕伝送処理装置、ローカルバス異常校出回路、データ伝送処理装置停止回路である。このデータ伝送処理装置停止回路である。このデータ伝送処理装置24は、ローカルバス23と主データ伝送処理を実行し、ローカルバス異常検出回路を設定24の駆動を停止する処理を実行する。31、32、33、35は、それぞれ主データユニット30の備えるメインCPU、システムバススの路である。システムバス異常検出回路35は、システムバス31とのデータの異常を検出する。

ルCPU、ローカルRAM、ローカルバス、デー

#### (作用)

本発明では、データ転送処理装置停止回路 1 6.2 6 は、ローカルバス異常検出回路 1 5.2 5 及びシステムバス異常検出回路 3 5 の内の 1 つが異常状態を検出したときには、対応するデータ転送

処理装置14,24の駆動を直ちに停止させるよう処理する。

#### (実施例)

以下、実施例に従って本発明を詳細に説明する。 第2図に、沿信プロセッサ1の使用状態を説明 するための説明図を示す。この図に示すように、 沿信プロセッサ1は、複数の下位装置2で収集さ れたデータを例えばCDTのような低速の伝送手 順で受け取るとともに、これらのデータを例えば HDLのような高速の伝送手噸に組み直して、上 位装置4へと送信するよう処理するものである。

この処理の実行のために、過信プロセッサ1は、

下位装置 2 からのデータを受信処理する受信データユニット 1 0 と、この受信されたデータを上位装置 4 に送信処理する送信データユニット 2 0 と、受信データユニット 1 0 から送信データユニット 3 0 とを鍛えるよう构成するとともに、 D M A を使って、受信データユニット 1 0 から主データユニット 3 0 へのデータ に送と、主データユニット 3 0 から送信データユニット 2 0 へのデータ に送を実行するよう 検成する。

図中の14aは、第1図のデータ伝送処理装置

14に相当するDMAコントローラ、16aは、第1図のデータ転送処理装置停止回路16に相当するDMA停止回路である。このDMA停止回路16aは、図に示すように、第1の切換回路41、第2の切換回路42、切換制御回路43、第1のANDゲート44、第2のANDゲート45及びORゲート46からなる。

この第1の切換回路41は、DMAコントローラ14aからのバス要求信号をローカルバス13かシステムバス33のいずれかに送り出すペーカル 労慢え処理し、第2の切換回路42は、ローカルバス13とシステムバス33から返されるバス度すいのり換え処理し、切換制御回路43は、第1の切換回路41と第2の切換回路42の切り下144は、システムバス33個からのバス使用許可はの異常検出回路35がシステムバス33上のデータの異常を検出したときに出力を送出し、第2のA

ローカルバス異常検出回路 1 5 がローカルバス 1 3 上のデータの異常を検出したときに出力を送出し、ORゲート 4 6 は、第 1 の A N D ゲート 4 4 か 第 2 の A N D ゲート 4 5 のいずれかから出力があったときに、D M A コントルーラ 1 4 a の 駆動を停止すべく出力を送出する。次に、このように特成される実施例の処理内容について説明する。下位装置 2 からのデータを受信した受信データスニット 1 0 が、まデータスニット 3 0 に対して

NDゲート45は、ローカルパス倒13からのパ

ス使用許可信号が戻ってきていることを条件に、

下位装図2からのデータを受信した受信データユニット10が、主データユニット30に対して受信したデータを伝送するときには、ローカルCPU11は、DMAコントローラ14aに対して起助命令を送出するとともに、切換制御回路43を介して、第1及び第2の切換回路41、42をローカルバス13側に切り換えるよう処理する。このようにして起動されるDMAコントローラ14aは、第1の切換回路41を介してバス要求信号を送出し、第2の切換回路42を介してローカ

ルCPU11からバス使用許可信号が戻ってきたことを確認すると、ローカルRAM12に格納されている下位装置2からのデータを説み込むよう処理する。この説み込みが終了すると、ローカルCPU11は、第1及び第2の切換回路41、42をシステムバス33個に切り換えるよう処理する。続いてDMAコントローラ14aは、第1の切換回路41を介してバス要求信号を送出し、第2の切換回路42を介してメインCPU31からバス使用許可信号が戻ってきたことを確認すると、システムRAM32に鉛き込むよう処理する。このようにして、データ転送が実現されることになる。

この D M A コントローラ 1 4 a が実行する受信 ユニット 1 0 から主データユニット 3 0 へのデー 夕伝送の処理中に、ローカルバス 異常検出回路 1 5 が転送中のローカルバス 1 3 上のデータ異常を 検出したときには、 O R ゲート 4 6 からの出力信 号で、 直ちに D M A コントローラ 1 4 a の駆動が 停止されるとともに、システムバス異常検出回路 35が転送中のシステムバス33上のデータ異常を検出したときには、同じくORゲート46からの出力信号で、直ちにDMAコントローラ14aの駆動が停止されることになる。このように、本発明では、バス異常を検出したときには、コントローラ14aの駆動を停止するよう処理するたがにより、とのアドレスなのとPUが、DMAコントローラ14aのアドレスなのとPUが、DMAコントローラ14aのアドレスないジスタを参照することにより、どのアドレスないジスタを参照することにより、どのアドレスないス異常が発生したかの溶析を実行し、スないス異常が発生したかの溶析を実行し、スないス異常が発生したの溶析を実行し、スないス異常が発生したの溶析を実行し、スないのである。

本発明と従来技術との差異を明確にするために、 本発明の処理内容のタイムチャートを第4図に、 また、従来技術の処理内容のタイムチャートを第 5 図に示す。この第5 図のタイムチャートに示す ように、従来技術では、データ伝送中に何回もバ ス異常が発生するようなことがあっても、データ 伝送が終了するまでは、CPUはバス異常処理に 入ることはなかったのである。

以上図示実施例について説明したが、本発明はこれに限定されるものではない。例えば、適信プロセッサの値える送受信ユニットの設は単数に限られるものではなく、複数であってもよいのである。また、具体的なバス異常の検出方法は、パリティチェックやBCCエラーチェック等様々なものを用いることができる。

#### (発明の効果)

このように、本発明によれば、バス異常が発生したときに、ハードウェア回路に従って直ちにデータ伝送処理装置の駆動を停止させるので、誤ったデータが伝送されてしまうことがなくなる。これから、上位装置に対して誤ったデータが送信されないようになるとともに、システムに対して重大な損害を与えることがないのである。特に、DMA動作が原因でバス異常が発生するときにはそ

3 2 はシステムRAM、3 3 はシステムバス、3 5 はシステムバス異常校出回路である。

特許出願人 富 士 迢 株 式 会 社 代 理 人 弁理士 森田 寛 (外2名) の後も違統してバス異常が続くことが多いので、 本発明は有効なものとなる。

#### 4. 図面の簡単な説明


第1図は本発明の原理構成図、

第2図は過信プロセッサの説明図、


第4図は本発明の処理内容を説明するタイムチ +-ト、


第5 図は従来技術の処理内容を説明するタイム チャートである。


図中、1は過信プロセッサ、2は下位装置、3は低速回線、4は上位装置、5は高速回線、10は受信データユニット、11及び21はローカルCPU、13及び23はローカルバス、14及び24はデータ伝送処理装置、15及び25はローカルバス異常検出回路、16及び26はデータ転送処理装置停止回路、20は送信データユニット、30は主データユニット、31はメインCPU、



通信プロセッサの説明図 第2図








第 4 図

本 発明の通信プロセッサの実施例構成図 第 3 図



從来技術の処理内容を説明で3944分十 第 5 図